VeriSim
Симулятор Verilog, созданный путем компиляции Icarus Verilog в WebAssembly. Нет сервера, нет установки: редактируйте, компилируйте, моделируйте, просматривайте формы сигналов и синтезируйте их в схему уровня вентиля или RTL.
💻 РазработкаLicense: GPL-2.0
#simulate#verilog#schematic